太阳娱乐游戏平台官网_大阳城2018集团娱乐网址

投稿须知

  《半导体技术》是由中国电子科技集团公司主管、中国电子科技集团公司第十三研究所主办的科技期刊。本刊是中文核� ...

5~40GHz CMOS衰减器的设计与实现

作者: 徐永祥 赵瑞华

关键词: 衰减器 互补金属氧化物半导体(CMOS) 体端悬浮技术 单刀双掷(SPDT)开关 硅通孔(TSV)

摘要:基于GF 8HP 0.12 μm BiCMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根(RMS)误差的单片集成5~40 GHz5 bit数控衰减器.该衰减器采用桥T和单刀双掷(SPDT)开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰减器在全部衰减态下插损的平坦度,降低了衰减器的插损,提高了衰减器的线性度.测试结果显示,在5 ~ 40 GHz频段内,该5 bit数控衰减器的插损最小值为5.7 dB,最大值为14.2 dB,幅度均方根误差小于0.39 dB,相移均方根误差小于5.7°,1 dB压缩点输入功率大于+11 dBm,芯片核心面积为0.86 mm×0.39 mm.


上一篇: 一种具有阶梯变掺杂基区的SiC光控晶体管
下一篇: 基于分时电压采样的电子继电器控制电路设计

中国电子科技集团公司第十三研究所版权所有 冀ICP备06002023号
地址:石家庄市合作路113号   邮政编码:050051