- · 中国电科党组传达学习习近平总书记在中央全面依法治国工作会议上的重要讲话精神[12/01]
- · 杨军会见酒泉市常务副市长何效祖[12/01]
- · 助力“双循环”，数字化解决方案赋能东盟国家数字化发展[12/01]
- · 中国电科党组部署落实国务委员王勇在中央企业科技创新座谈会上的讲话精神[11/30]
- · 中国电科举办“落实国企改革三年行动方案”专题培训班[11/30]
- · 杨军会见铜陵市委书记丁纯[11/27]
- · 中国电科入选中国企业精准扶贫综合案例50佳[11/26]
- · 融入新发展、共建新安全 中国网络信息安全科技创新发展联盟年度论坛在乌镇召开[11/25]
02 太阳娱乐游戏平台官网_大阳城2018集团娱乐网址 >期刊导读 > 2019 > 02 >
卫星通信系统CMOS分数分频频率综合器设计
作者:曲韩宾 谷江 丁理想 高博 张晓朋 耿双利 吴兰
关键词: 锁相环(PLL); 压控振荡器(VCO); 分数频率综合器; 相位噪声; 杂散; 抖动;
摘要：基于CMOS工艺,设计了一款可用于无线卫星通信系统的低相噪、低杂散、24 bit分数分频频率综合器。频率综合器内部集成LC压控振荡器（VCO）,通过自动增益控制电路调整VCO输出频率,采用电荷泵偏移电流线性化技术及Δ-Σ调制器加抖动技术改善相位噪声和杂散性能。在整数模式和分数模式下,带内相位噪声分别为-106.2 dBc/Hz和-99.7 dBc/Hz。VCO的输出频率为1.68～2.08 GHz,10 MHz频偏处相位噪声为-147.88 dBc/Hz。鉴相杂散和分数杂散均低于-72 dBc,分数模式下均方根抖动为634 fs。锁相环底噪声因子和闪烁噪声因子分别为-218.4 dBc/Hz和-249.6 dBc/Hz。频率综合器功率为75 mW,版图面积为1.2 mm×0.8 mm。